Détail du poste Pour développer notre pôle microélectronique, ELSYS Design recherche un(e) ingénieur(e) spécialisé dans vérification d'ASICs avec la méthodologie UVM. En tant qu'Ingénieur(e) Vérification Digitale, vous serez amené(e) à travailler sur des projets challengants sur les chips de génération future dans le secteur du semiconducteur. Vos missions : · Analyser les exigences systèmes et les documentations d'architecture du chip · Planifier les activités de vérification pour des IPs spécifiques · Intervenir sur la partie Design (description RTL, développement C, tests unitaire, intégration) · Ecriture des tests benchs au niveau IP en utilisant la méthodologie UVM L'agence de rattachement de cette offre se situe à Grenoble. Profil Recherché Diplômé d'un Bac +5 en électronique, vous justifiez d'une ou plusieurs expériences significatives en vérification d'ASICs/FPGA avec la méthodologie UVM Compétences recherchées et/ou à développer : · Maîtrise du flot de développement ASIC · Maîtrise de langage de description RTL (VHDL, Verilog, SystemVerilog) · Maitrise de la vérification de System-on-Chip (Soc) en utilisant la méthodologie UVM · Utilisation de Git, SVN · Méthodologie du cycle en V / Agile Qualités requises : · Savoir travailler en équipe et avoir le sens du service · Savoir communiquer avec différents types d'interlocuteurs · Bonne maîtrise de l'anglais technique Nous recherchons des ingénieur·e·s motivé·e·s par les challenges techniques, désireux.euses de travailler sur des projets diversifiés, et aspirant à poursuivre dans l'expertise. Si vous êtes sympa et passionné, que vous souhaitez rejoindre une équipe dynamique de passionnés alors n'hésitez pas à postuler ! Avantages Salariaux - - 10 jours de RTT par an - Allocation repas ou Titre restaurant presque intégralement pris en charge - - Mutuelle Santé Famille - - Compte Epargne Temps - - Participation et Intéressement - - Prime de c
Recruteur ou personne concernée par cette annonce ? Demander la suppression